

Syllabus : Circuits logiques programmables et systèmes

Prérequis : Logique combinatoire et séquentielle, bases d'un langage de description (VHDL ou Verilog), microcontrôleurs.

Volume horaire : 45h (30h cours/TD + 15h TP)

Objectifs pédagogiques généraux

À l'issue de ce cours, l'étudiant sera capable de :

1. Distinguer les architectures FPGA et leurs ressources internes (LUT, bascules, mémoires, DSP).
 2. Modéliser des systèmes numériques complexes en VHDL (combinatoire, séquentiel, FSM, IP).
 3. Concevoir des machines à états finis (FSM) robustes (Mealy, Moore, encoding).
 4. Utiliser les blocs durs (BRAM, DSP48) pour optimiser performances et consommation.
 5. Intégrer un processeur soft-core (MicroBlaze) dans une architecture SoC sur FPGA.
 6. Mettre en œuvre un système complet (processeur + périphériques + accélérateur matériel).
-

Contenu

Partie 1 – Fondamentaux et VHDL (10h)

1. Rappels : fonctions combinatoires et séquentielles (2h)

- Logique combinatoire : tables de vérité, équations, multiplexeurs, décodeurs, ALU.
- Logique séquentielle : bascules D, registres, compteurs.
- Différence entre latch et flip-flop (timing, métastabilité).
- Exemple : détecteur de front, diviseur d'horloge.

2. Introduction au VHDL pour la synthèse (4h)

- Entités, architectures, bibliothèques (IEEE, std_logic_1164, numeric_std).
- Opérations concurrentes vs séquentielles (process, signal vs variable).
- Description combinatoire : with-select, when-else, process (sensitivity list).
- Description séquentielle : process avec clock, reset asynchrone/synchrone.
- Types : bit, boolean, integer, std_logic_vector, signed/unsigned.

3. Réalisation de systèmes numériques en VHDL (4h)

- Banc de test (testbench) simple.
- Exemples : compteur BCD, registre à décalage, interface mémoire simple.
- Bonnes pratiques de codage pour la synthèse (éviter les latches implicites).
- Simulation avec GHDL/Modelsim (principe).

Partie 2 – Machines d'états et IP (8h)

4. Machines à états finis (FSM) (4h)

- Modèles de Mealy et Moore.
- Représentation : diagramme d'états, table d'états, grafcet.
- Implémentation VHDL classique : 3 process (synchrone, prochain état, sorties) ou 2 process.
- Encodage des états : binaire, gray, one-hot (compromis ressources/timing).
- FSM avec sorties conditionnelles et pipelines.
- Robustesse : état par défaut, détection d'états invalides.

5. Conception d'IPs (Intellectual Property cores) (4h)

- Qu'est-ce qu'une IP ? (soft, firm, hard).
- Cycle de conception d'une IP interne : spécification, codage, simulation, intégration.
- Paramétrage générique (generic VHDL) : taille bus, profondeur FIFO.
- IPs standards : UART, SPI, timer, PWM.
- Intégration d'une IP dans un projet FPGA (ex: carte Nexys/Vivado).

Partie 3 – Architecture des FPGA (8h)

6. Architecture interne des FPGA modernes (4h)

- Matrice de blocs logiques (CLB/Slice) : LUT (k-LUT), bascule D, carry chain.
- Routage hiérarchique (switches, longues lignes).
- Comparaison : FPGA vs CPLD vs ASIC.
- Exemples : famille Xilinx Artix/Kintex/UltraScale, Intel Cyclone/Stratix.
- Chaîne de synthèse : synthèse logique → map → place & route → bitstream.

7. Mémoires embarquées et DSP embarqué (4h)

- **Mémoires** : BRAM (Block RAM), caractéristiques (taille, ports, latence).
- Inférence VHDL de BRAM (RAM simple/dual port, ROM).
- Utilisation comme FIFO, tampon ligne vidéo.
- **DSP embarqué** : DSP slice (ex: DSP48E1 sur Xilinx).
- Fonctions : multiplieur accumulateur (MAC), ALU, filtre RTL.
- Gain : rapidité, faible consommation vs logique discrète.
- Exemple : produit scalaire dans un DSP slice.

Partie 4 – Système sur puce (SoC) sur FPGA (12h)

8. Introduction aux SoC sur FPGA (2h)

- Définition : processeur + mémoire + périphériques + accélérateurs HW.
- Approches : soft-core (MicroBlaze, Nios II) vs hard-core (ARM Cortex-A dans Zynq).
- Intérêt : flexibilité, prototypage rapide, matériel logiciel sur mesure.

9. Conception d'un SoC autour du MicroBlaze (6h)

- Architecture MicroBlaze (RISC 32 bits, bus mémoire, cache, interruptions).
- Bus d'interconnexion : AXI4 (AXI4-Lite, AXI4-Stream, AXI4-Full).
- Outils : Vivado IP Integrator (création de bloc diagramme).
- Composants typiques : MicroBlaze, BRAM controller, UART, GPIO, Timer.
- Génération du bitstream, export du XSA (Xilinx Shell Archive).

10. Partie logicielle embarquée et co-conception (4h)

- Environnement Vitis (ex-SDK) : compilation, débogage.
- Driver bas niveau : registres des périphériques.
- Communication HW/SW : interruption, polling.
- Ajout d'un accélérateur matériel personnalisé (IP avec interface AXI-Lite).
- Exemple complet : SoC MicroBlaze + IP de calcul (FFT ou filtre) + sortie UART.

Séances de travaux pratiques (15h – exemples)

TP	Thème	Objectif
1	VHDL combinatoire	Décodeur 7 segments, additionneur complet.
2	VHDL séquentiel	Compteur modifiable, registre à décalage.
3	Machine d'état	Machine de Mealy (détecteur de séquence 101).
4	IP paramétrable	Conception d'un générateur PWM générique.
5	BRAM & DSP	Implémentation d'un MAC (multiplieur-accumulateur).
6	SoC MicroBlaze	Création d'un SoC minimal avec UART + GPIO.
7	Accélérateur HW	Ajout d'une IP personnalisée (calcul CRC) et driver.

Évaluations proposées

- **Contrôle continu (30%)** : Comptes-rendus de TP, quiz sur VHDL/FSM.
- **Examen écrit (40%)** : Questions de cours, modélisation VHDL, analyse de timing.
- **Projet final (30%)** : Conception d'un petit système sur FPGA (ex : synthétiseur audio simple, jeu réaction avec afficheur) comprenant :
 - Une FSM,
 - Une IP avec paramètre générique,
 - Un processeur MicroBlaze pilotant l'IP.

Ressources bibliographiques

- **VHDL** : P. J. Ashenden, *The Designer's Guide to VHDL*, Morgan Kaufmann.
- **FPGA** : S. Kilts, *Advanced FPGA Design*, Wiley.
- **MicroBlaze** : Xilinx UG984 (MicroBlaze Processor Reference Guide).
- **Pratique** : Volnei A. Pedroni, *Circuit Design with VHDL*, MIT Press.
- **En ligne** : [FPGA prototyping by example](#), Xilinx University Program.

Logiciels recommandés

- **Simulation** : ModelSim/Questasim.
 - **Synthèse FPGA** : Xilinx Vivado (WebPACK gratuite) ou Intel Quartus Lite.
 - **IDE logiciel embarqué** : Vitis Unified IDE (gratuit).
 - **Carte support** : Digilent Basys 3 ou Arty A7 (Artix-7) ou Nexys A7.
-